Aprender Verilog: Una breve serie de tutoriales sobre diseño de electrónica Digital con FPGAs y Verilog HDL (13 / 21 paso)

Paso 13: VM 3.1: el módulo superior

El módulo superior en un proyecto de Verilog representa el nivel más alto de su proyecto. Si fueras a hacer un circuito complejo, por ejemplo, un cronómetro, que internamente fue compuesto de varios menos componentes intrincados, el módulo superior representaría lo que vería el usuario al final: una "caja" que una vez y de inicio, parada y botones de reajuste.

Pero en ese módulo superior, sin ser visto por el usuario, un número de otros módulos tales como contadores, comparadores, ojotas, etc. que son utilizados por el circuito, pero no necesariamente conectados a los puertos de nivel superior.

Puertos de nivel superior: Principio absoluto y al final de un proyecto; destinos y fuentes de señal física del mundo real

El módulo superior es responsable de todos sus módulos instanciadas conectar correctamente a orígenes y destinos ubicados dentro del nivel superior, pero no define ninguna de las conductas exhibidas por los módulos de instanciados. Recuerde, sólo un módulo puede ser definido por el archivo!

El módulo superior se refiere a veces como un "contenedor" porque "envuelve" a todos los otros módulos en el proyecto.

A continuación examinaremos cómo funciona la creación de instancias de módulo.