Paso 6: Crear módulo de activación de dígitos
Entrada es el reloj de actualización creado por módulo divisor de reloj y las salidas son todos los cuatro dígitos en 3 Basys. Crear la variable de registro de vectores "patrón" para tener el patrón inicial de dígitos. Recuerde, el dígito es lógico bajo activo (consulte la cómo utilizar Verilog y 3 Basys para realizar proyecto instructable de contador de 3 bits). Crear un registro de cambio con el uso del reloj borde accionado procedimiento bloque a cambio de "0" en cada dígito.
