Paso 3: Crear archivo de testbench
1. importar el módulo enable_sr de proyecto de reloj de parada. Es el archivo que queremos simular
2. crear testbench módulo enable_sr_tb();
3. Introduzca las entradas y salidas de la enable_sr() del módulo. Recuerde que las entradas para enable_sr está en registro tipo mientras que las salidas se convierten en tipo de red.
4. crear una instancia de la unidad bajo prueba (uut) que es el enable_sr
5. generar el reloj que el período (T) es 20ns
6. utilizar la instrucción condicional para crear sistema de comprobación de errores. En este ejemplo, queremos comprobar si existen que más dígitos están activos.
Nota: En el archivo enable_sr() original, nosotros debemos inicial el patrón como 4' b0011 que hay dos dígitos están activos para crear error.
7. Utilice sistema tarea $display para mostrar el error
8. Utilice la tarea de sistema de $finish para completar la simulación en tiempo 400ns
