Paso 4: Generar flujo de bits
Ahora el paso final es generar el flujo de bits haciendo clic en el programa y depurar entonces generar Bitstream y conectar el Zedboard a un monitor a través del puerto VGA. Después de que el flujo de bits ha sido generado y subido a la FPGA debería ver la cámara en el monitor. Asegúrese de que la lente de la cámara y enfocar la cámara!
Adjuntadas la guía de implementación describe la configuración de registro en la cámara para cambiar varios ajustes. Debe editar el archivo ov7670_registers.vhd para cambiar la configuración de la cámara. Para disminuir la utilización de los recursos, la cámara puede cambiarse para salida YUV sólo y registrar el componente Y que guardaría una versión en escala de grises de la imagen que reduciría el ancho de bloque de memoria de 14 bits a 8 bits.
