Consiguiendo comenzado con Xilinx Vivado con Digilent SDMONexys 4 FPGA 1 - construir múltiples entradas y lógica puerta (8 / 17 paso)

Paso 8: Crear fichero de origen para el proyecto

Haga clic en "Crear archivo". Entonces, es "Crear el archivo de origen" pop-up. Elija Verilog en tipo de archivo. Nombre del archivo "Circuit1" y elegir la ubicación del archivo < ubicación proyecto >. Haga clic en aceptar--> siguiente--> siguiente. A continuación, debe elegir la parte. Digilent SDMONexys 4 se basa en XC7A100T-1CSG324C. Por lo tanto, nosotros debemos elegir familia: Artix 7 y paquete:CG324, grado de la velocidad: -3. Destacar el XC7A100T1CSG324-3 (última opción) y haga clic en siguiente--> finalizar.