Proyectos FPGA en VHDL o Verilog fácilmente pueden ser adaptados para funcionar en Vivado usando scripts tcl (cosquillas!). Mientras que la mayoría de usuarios está familiarizada con el método de interfaz (GUI) de usuario gráfica estándar de trabajo en Vivado, el programa funciona en segundo plano mediante el lenguaje de scripts tcl. El propósito de este Instructable es mostrarle cómo convertir un simple diseño FPGA existente en el formato utilizado por Digilent en su cuenta de GitHub, lo que le permite beneficiarse de las ventajas que brinda mediante el uso de GitHub (control de versiones, facilidad de acceso y contribución).
Si no estás familiarizado con el uso de los scripts tcl con proyectos de Digilent, revisa este Instructable un breve tutorial.
