Paso 2: Diseño de un multiplexor
Este proyecto comienza con el diseño de un multiplexor de 4-1 2 bits bus. Ocho interruptores de corredera a bordo se utilizará para proporcionar las entradas de datos seleccionadas señales servirán dos pulsadores y LEDs 0 y 1 se utilizará para mostrar la salida del multiplexor. En lugar de implementar el multiplexor usando operadores de lógica, vamos a describir el circuito su comportamiento utilizando un bloque de siempre y un si declaración o una declaración de caso.
Te presentamos tres maneras de codificar el multiplexor comportamiento aquí. Sin embargo, usted necesita solamente uno en el código. Te animamos a probar las tres maneras para comprender y experimentar la diferencia en la sintaxis Verilog.
Crear un proyecto en Xilinx Vivado dirigida a la Junta FPGA que utiliza, como lo ha hecho en laboratorios anteriores.
Crear un módulo de Verilog llamado mux_4_1 con las entradas I0, I1, I2, I3, Sel y salida Y como sigue:
(1 módulo) mux_4_1
2 entrada I0 [1:0],
3 entrada I1 [1:0],
4 entrada I2 [1:0],
5 la entrada I3 [1:0],
6 entrada Sel [1:0],
7 de salida Y [1:0]
8);
