Paso 2: Implementar un 4 a 1 multiplexor
Crear un proyecto con su placa y nuevo un módulo de Verilog llamado mux, con entradas de cuatro datos (I0, I1, I2, I3), dos seleccione entradas (S1, S0) y una sola salida (Y).
(mux) 1 módulo
2 I0, I1, I2, I3, S0, S1, Y
3);
4
5 entrada I0, I1, I2, I3, S0, S1;
reg 6 salida Y;
7
8 / / la descripción de la conducta y
9 / / usando las sentencias if-else o caso
10
endmodule 11
El código de la funcionalidad de lo mux su comportamiento, como ya comentamos en el anterior proyecto.
Crear un banco de prueba para simular el multiplexor y asegurarse de que su correcto funcionamiento.
