He realizado este proyecto para una clase en línea. El proyecto está escrito en Verilog. El generador de reloj, enable_sr (habilitar dígito) y módulos ssd (exhibición de segmento siete) fueron proporcionados. Mi tarea era escribir los módulos de cont

Hola a todos rocketeer de nosotros,Mi nombre es Mert Kahyaoğlu y amigos me llamo Emre Erbuğa nosotros somos estudiantes de la Universidad técnica de Estambul.Es miembro del equipo ROCKET de la UIT. EQUIPO ROCKET de la UIT se unió a competiciones inge